制造技术研究

微波功率芯片真空共晶工艺研究

姬 峰 王兴茂

(北京遥感设备研究所,北京100854)



摘要:针对弹载微波多芯片组件功率芯片焊接需求,基于真空共晶工艺,采用正交试验设 计,研究了温度曲线、焊片大小、焊接压力三因素对功率芯片焊接过程的影响,并对焊接试样 进行了剪切力、空洞率和外观检测。研究得出了各影响因素主次顺序和最优组合,并对优化的 焊接参数进行了重复性验证。研究结果对功率芯片的真空共晶过程有一定指导意义。

关键词:GaAs芯片;真空共晶焊接;Au-Sn焊料;正交试验法

Study of Vacuum Eutectic Welding of the Microwave Power Chip

Ji Feng Wang Xingmao

(Beijing Institute of Remote Sensing Equipment, Beijing 100854)

Abstract: The vacuum eutectic welding technology of micro-wave GaAs power chip was studied in this paper. The process parameters such as temperature curve, solder size, and welding pressure were experimented by orthogonal experimental method. The shear strength, complete penetration and appearance of the experiment pieces were evaluated. The results indicate that all parameters affect the welding of micro-wave GaAs power chip significantly, and the experiment pieces that welded by the optimized parameters could meet the GJB548B demands.

Key words: GaAs power chip; vacuum eutectic welding; Au-Sn solder; orthogonal experimental method

1 引言

随着射频前端小型化、高频段、高功率密度要求 的提出,研制集成多个收发通道的射频前端成为实现 该要求的必要手段。GaAs 芯片由于高频特性优良且 体积小、重量轻被广泛应用于发射机、接收机以及收 /发组件的制造^[1, 2]。

射频前端中,微波毫米波电路的工作频段较高, 功率芯片的接地情况直接影响电路的串扰和插入损 耗。同时,受空间尺寸限制,射频前端中不能为微波 组件增加风扇等辅助散热装置,而 GaAs 材料导热性能 差,功率芯片需要同支撑载体保持良好的低欧姆接触, 以保证芯片在服役过程中的散热能力。相对于导电胶 粘接,Au-Sn 共晶焊片具有优良的导电性能和传热效 率高、焊接强度高、工艺一致性好等优点,因此该方 法被广泛应用于高频、大功率芯片的焊接过程^[3, 4]。

针对发射机功率芯片载体高可靠性共晶焊工艺 需求,采用正交试验法,研究了焊片大小、温度曲线、 焊接压力对共晶试样外观、空洞率、剪切强度的影响, 并通过剪切强度重复性检验得到了优化后的各项关 键工艺参数。研究对发射机功率芯片的装焊过程具有 一定的指导意义和参考价值。

2 试验

2.1 试验原理与设备

芯片/载体共晶焊接的本质是真空软钎焊,是指通 过设置合适的温度曲线,并施加适当的压力和气氛保 护,实现载体和芯片原子间结合的工艺过程^[5]。影响 功率芯片共晶焊接效果的因素主要有温度曲线、焊接 压力、焊片大小等。

温度曲线:焊接曲线的优化是共晶焊工艺的一个 难点。功率芯片的焊接需同时考虑以下几方面影响: 功率芯片焊接时有一个相对快速的升、降温过程,焊 接数量的多少也会影响热量在夹具上的分布;温度的 影响,对于功率芯片而言,温度太低会导致焊接面润 湿不充分,温度太高又会导致 GaAs 芯片上的接地过 孔镀金层熔蚀;加热和保温时间的影响,升温速率太 快带来的热冲击会影响薄膜器件的性能,用过长的时 间来加热基座会导致电路金属的损坏;在温度曲线的 设置过程中,还需考虑随机事件的影响,如抽真空、 充气、排气等过程,充保护气体、排气冷却过程的流 量需要充分考虑^[6]。

焊片面积: Au-Sn 预制片面积也会对焊接效果带 来影响。焊片面积过小,钎焊界面无法充分润湿,会 导致钎焊区出现未焊透、器件边缘无法形成圆角,从 而影响芯片和载体的结合力;芯片面积过大,则会导 致钎料出现漫流,影响后续偏置电容等器件的继续装 配,而且还会导致焊片浪费,增加成本。

焊接压力: 钎焊过程中, 熔融钎料在钎缝中的填充长度 *L* 可以表示为:

 $L=2\sigma\cos\theta/h\rho g$

式中: σ、θ、h、ρ、g 分别为熔融钎料的表面张 力、润湿角、芯片与载体间隙、钎料密度和重力加速 度,而通过在芯片表面增加载重减小 h 的值是提高液 态钎料填缝长度的有效途径^[7]。压力的大小通过压模 的自重实现,但压力值需要严格控制,压力太小无法 使钎缝中气泡有效排除;压力过大有可能导致芯片表 面图形破坏。



图1 功率芯片共晶结构示意图

旧山山田山山

衣 I Au-Sn 烊斤物理特性					
合金成分	共晶温度	热导率	热导率 电阻率		
	/°C	$/W (mk)^{-1}$	$/10^{-6} \Omega \cdot cm$	/MPa	
AuSn	280	251	35.9	185	

试验焊接过程示意图如图1所示,其中芯片为发 射机功率芯片,背面为镀金的金属化层;焊片选用科 宁公司厚度为25μm的Au-Sn焊片,焊片主要参数参 考表1;载体为钼铜镀金;试验用真空/可控气氛共晶 炉为SST1200;焊接工装由高纯石墨制作。

2.2 试验设计与方法

正交试验设计广泛应用于微组装工艺试验过程, 其特点是对于多因素试验安排部分试验代替全面试 验,即通过部分试验数据全面掌握试验的结果。利用 正交试验法,可以减少试验次数,并能得到可靠的试 验数据。



通过对真空共晶工艺的试验原理进行分析, 研究

航天制造技术

选取影响键合的三个关键工艺参数温度曲线、焊接压 力、焊片大小作为试验的3个因素。每个因素选取3 个水平,其中温度曲线按输入规范由弱至强依次记为 a、b、c,各曲线如图2所示;焊片面积选取芯片面 积的80%、90%、100%进行比较;焊接压力分别选取 0g/mm²、0.1g/mm²、0.2g/mm²,正交设计表格见表2。

表 2 试验正交设计表

水平	因素					
	А	В	С			
	温度曲线	焊片/芯片面积比/%	焊接压力/g mm ⁻²			
1	а	80	0			
2	b	90	0.1			
3	с	100	0.2			

采用 L₉(3⁴)表进行试验设计,通过 9 次试验即可 得出可靠结果。试验结果主要由芯片的剪切力进行表 征,并以芯片空洞率、外观检测进行辅助。芯片剪切 力测试根据 GJB 548B-2005《微电子器件试验方法 和程序》方法 2019.2 芯片剪切强度的规定进行测试^[8], 剪切强度越大器件可靠性相对越高,剪切力测试设备 为 Dage 4000 型多功能拉力测试仪;试样空洞率按照 方法 2012.1 X 射线照相的规定进行测试,空洞率越低 表示试样可靠性越高。

3 试验结果与分析

3.1 剪切力试验结果

采用极差分析法对试验结果进行分析,确定各因素的主次顺序,并在试验范围内找出最优水平和最优组合,极差法计算结果如表3所示。从试验结果分析可知:因素A(温度曲线)对试样剪切强度影响程度最大,其次分别为因素C(焊接压力),因素B(焊片大小);同时可知各因素的最优水平分别为A₂(曲线b)、B₁(焊片/芯片面积比 80%)、C₂(焊接压力0.1g/mm²),在该参数下得到的芯片剪切力达到了164.2N。

试验中,三种温度曲线的差异主要为加热温度和 保温时间,这两个参数也是真空共晶焊最为敏感的两 项指标。从试验结果可以看出,当最高温度为 320℃、 保温时间为 60s 时(曲线 a),芯片剪切力明显要小于 曲线 b 所得试样结果,这是由于温度较低且保温时间 较短的条件下,Au-Sn 焊片无法在芯片/载体界面充分 反应生成最佳的界面结构;而当温度为 325℃、保温时间为 90s (曲线 c)时,芯片剪切力也要小于曲线 b 所得试样结果,这是因为在该温度下保温时间过长后,芯片/载体界面处会形成大量硬脆的 Au-Sn 金属间化合物,从而导致了试样力学性能的下降^[9,10]。

表3 功率芯片正交试验结果

试验号	因素				àt la L a t
	А	В	С	空列	剪切刀/N
1	1 (a)	1 (80)	1 (0)	1	78.5
2	1	2 (90)	2 (0.1)	2	100.0
3	1	3 (100)	3 (0.2)	3	113.2
4	2 (b)	1	2	3	164.2
5	2	2	3	1	159.2
6	2	3	1	2	150.3
7	3 (c)	1	3	2	117.2
8	3	2	1	3	126.0
9	3	3	2	1	110.6
K_1	291.7	359.9	354.8		
K_2	473.7	385.2	374.8		
K_3	353.8	374.1	389.6		
k_{1}	97.2	120.0	118.3		
<i>k</i> 2	157.9	128.4	124.9		
<i>k</i> 3	117.9	124.7	130.0		
极差R	60.7	8.4	11.7		
主次顺序	A>C>B				
优组合	$A_2B_1C_2$				

3.2 空洞率测试结果



试样空洞率 X 射线检测结果图 3 所示。可以看 出,空洞率检测结果同剪切力测试结果基本对应, 即在试验所选因素和水平下,仍然是温度曲线对空 洞率的影响较大。当组合为 A₁、B₁、C₁时,共晶试 样空洞率达到了 15.4%,这显然是无法满足军用微波 组件需求的,但通过适当调整温度曲线中的最高温 度和保温时间,共晶试样的空洞率基本都下降至 5% 以下,如试样 4~9 所示,完全可以满足军用微波组 件的需求。

3.3 外观质量结果

芯片共晶焊试样外观一般要求芯片周长 3/4 范围 有钎料溢出、芯片/载体结合处有圆角光滑过度且钎料 无漫流现象。试验中芯片共晶试样的外观如图4所示。 可以看出,试样 1、2 芯片周围钎料溢出范围略有不 足;而试样 6、9 芯片周围钎料溢出范围则较大,且 漫流至载体边缘,已经影响到后续偏置电容等器件的 正常装配。选择焊片时应综合考虑焊接效果和成本, 在满足焊接要求的前提下,应尽量选择面积较小的 Au-Sn 焊片。



图 4 功率芯片共晶试样外观图

4 试验结果重复性验证

采用优化后的共晶工艺参数组合:温度曲线 b、焊片/芯片面积比 80%、焊接压力 0.1g/mm², 对发射机功率芯片/载体进行真空共晶工艺验 证,并根据 GJB 548B 的方法进行合规性评价, 结果如表 4 所示。经分析可知,在试验条件下, 芯片共晶试样剪切力平均值为 160.1N,且稳定 性良好,完全满足微波组件芯片/载体共晶应用 需求。

表 4 功率芯片合规性评价表

编号	芯片面积/mm ²	芯片残余面积/%	芯片脱离模式	最小合格判据/N	测试数据/N	结论	
1	21.7	>50	0	50	162.5	合格	
2	21.7	>50	0	50	159.2	合格	
3	21.7	>50	0	50	158.6	合格	
4	21.7	>50	0	50	163.2	合格	
5	21.7	>50	0	50	156.0	合格	
6	21.7	>50	0	50	157.9	合格	
7	21.7	>50	0	50	157.6	合格	
8	21.7	>50	0	50	159.8	合格	
9	21.7	>50	0	50	165.7	合格	
10	21.7	>50	0	50	160.8	合格	

注: 0-芯片被剪切掉, 钼铜载体上残余有 GaAs 碎片; 1-芯片与 Au-Sn 焊料剥离; 2-芯片与 Au-Sn 焊料一起剥离钼铜载体; 3-芯片未被剪切掉。

(下转第27页)